实现网
沈童

昵称登录后显示

1600/8小时
12年工作经验

北京东方德威系统技术有限公司
FPGA工程师

0

被预约次数

0

被收藏次数

0

被评价次数

擅长技能

1.FPGA逻辑开发,包括视频图像采集传输,高速AD/DA采集传输。熟悉xilinx,复旦微,中电,紫光同创等国产FPGA开发流程。熟悉PCIE 高速serdes SRIO接口开发。
2.linux驱动开发和应用程序开发。擅长linux DMA V4L2 SATA等底层驱动开发和应用程序开发。拥有多款主流SOC开发经验,包括ZYNQMP SOC,RK3588,NVIDIA tegra SOC等。拥有机载图像采集存储大型程序开发经验,拥有星载大型程序开发经验和成功案例。

项目经验

项目一:基于 RK3588 的国产化智能计算平台
项目背景: 面向军工行业边缘计算与多路视频处理需求,开发基于 RK3588 的国产化嵌入式计算平台,支持图像采集、AI推理、数据存储及高速通信。
主要职责:
- 负责RK3588核心板及载板方案设计,完成DDR、eMMC、PCIe、千兆以太网、MIPI/HDMI等接口适配。
- 完成U-Boot、Linux内核、设备树及外设驱动移植,解决高速接口稳定性、启动时序和电源管理问题。
- 配合算法团队部署目标检测、图像增强等模型,利用RKNN进行模型转换与推理性能优化。
- 主导样机调试、环境试验整改及小批量试产,输出BOM、生产测试规范和故障判定标准。
- 推动关键器件国产化替代,完成软硬件兼容性验证及版本基线管理。
项目成果:
- 产品通过高低温、振动、电磁兼容等相关环境适应性测试。
- 完成多批次生产交付,建立从研发样机到批量生产的质量追溯机制。
- 通过散热和软件调度优化,提升设备长时间满负载运行稳定性。
项目二:FPGA高速数据采集与实时处理模块
项目背景: 针对雷达、光电或通信设备的高速数据采集需求,开发以FPGA为核心的实时信号采集与预处理模块。
主要职责:
- 负责FPGA逻辑架构设计,完成ADC数据采集、缓存、时序控制、数字滤波及数据打包。
- 使用Verilog/VHDL实现高速接口和数据处理逻辑,完成时序约束、跨时钟域设计及资源优化。
- 开发PCIe、SerDes、LVDS、千兆/万兆以太网等数据传输接口,并配合上位机完成联调。
- 使用ILA、示波器及逻辑分析仪定位丢帧、误码和时序裕量不足等问题。
- 编写FPGA版本发布说明、测试用例和生产烧录文件,支持批量生产测试。
项目成果:
- 实现多通道高速数据的稳定采集、实时处理和低延迟传输。
- 解决不同批次器件和PCB板卡之间的信号完整性及兼容性问题。
- 完成工程样机、小批试制到批量交付的全流程技术支持。
项目二:FPGA高速数据采集与实时处理模块
项目背景: 针对雷达、光电或通信设备的高速数据采集需求,开发以FPGA为核心的实时信号采集与预处理模块。
主要职责:
- 负责FPGA逻辑架构设计,完成ADC数据采集、缓存、时序控制、数字滤波及数据打包。
- 使用Verilog/VHDL实现高速接口和数据处理逻辑,完成时序约束、跨时钟域设计及资源优化。
- 开发PCIe、SerDes、LVDS、千兆/万兆以太网等数据传输接口,并配合上位机完成联调。
- 使用ILA、示波器及逻辑分析仪定位丢帧、误码和时序裕量不足等问题。
- 编写FPGA版本发布说明、测试用例和生产烧录文件,支持批量生产测试。
项目成果:
- 实现多通道高速数据的稳定采集、实时处理和低延迟传输。
- 解决不同批次器件和PCB板卡之间的信号完整性及兼容性问题。
- 完成工程样机、小批试制到批量交付的全流程技术支持。

0条评论 雇主评价

暂无评论~

可兼职时间

周六全天
周日全天
工作日下班后
周六半天
周日半天

可兼职地点

海淀

被预约

0

被收藏

0

被评价

0

立即预约

可兼职时间

周六全天
周日全天
工作日下班后
周六半天
周日半天

可兼职地点

海淀