昵称登录后显示

2025 年 10 月-2025 年 12 月：
参与 rgx_swift5_c2（TSMC12nm 工艺）的设计
1.掌握 flow，不断调整 memory 和标准单元模块分布来优化时序和面积
2.掌握 T12nm Clamp Cell 添加的原则，方法及其注意事项
3.根据 placement 的结果，采取添加 partial blockage，优化 congestion
4.利用 useful skew 优化时序
5.利用 early clock flow 提前了解 cts 的 timing 和 congestion 情况
6.设置 group path 等方法来优化 timing
7.根据时钟树综合结果，学会了利用工具自带的 clock tree debugger（CTD） 来分析时钟结构以及时钟树质量
8.了解 cts 目标是 latency 小,skew 小，common path 长
9.了解 innovus 中 clock transition 和其他 max fanout 引起 transiition violation 的修复方法
10.学习了解物理验证 LVS 和 DRC 的原理